Wiringo fertigt HDI-Leiterplatten fuer kompakte Elektronik mit hoher I/O-Dichte, feineren Fanouts und abgestimmter Fertigungslogik. Wenn konventionelle Multilayer-Layouts an BGA-Pitch, Routing-Flaeche oder Bauhoehe scheitern, planen wir Stackup, Microvia-Strategie und spaetere Assembly gemeinsam. Grundlagen zu Leiterplatten und Microvias zeigen, warum HDI nicht nur ein Fertigungsthema, sondern eine Systementscheidung ist.

Bei HDI ist der Lieferant nicht nur Produzent, sondern frueh Teil der Designentscheidung. Wer hier nur auf den nackten Boardpreis schaut, uebersieht oft die eigentlichen Kostenhebel: Yield-Risiko, Zahl der Laminationszyklen, Fanout-Effizienz, Finish-Folgen fuer Assembly und die Frage, ob das kleinere Board den hoeheren Fertigungsaufwand systemisch rechtfertigt.
Genau deshalb bewerten wir HDI nicht isoliert. Themen wie IPC-Standards und Automated Optical Inspection sind fuer HDI relevant, aber allein nicht ausreichend. Entscheidend ist, ob die gesamte Prozesskette von CAM bis SMT zur gewaehlten HDI-Topologie passt.
Der Schwerpunkt liegt nicht auf moeglichst exotischen HDI-Claims, sondern auf wirtschaftlich tragfaehigen und reproduzierbaren Entscheidungen fuer reale OEM-Projekte.
Wir planen Layer-Aufbau, Lam-Zyklen und Via-Struktur als System. Das ist entscheidend, wenn BGA-Fanout, Stromverteilung und mechanische Bauhoehe...
Laser-Vias, Capture Pads, Aspect Ratios und Registerrisiken werden vor der Fertigung bewertet, damit HDI nicht erst beim Yield sichtbar teuer wird.
AOI, Schliffbilder nach Bedarf und abgestimmte Freigabekriterien helfen, kritische HDI-Merkmale nachvollziehbar zu verifizieren statt nur Standardreports zu...
Planaritaet, Finish, Stencil-Strategie und BGA-Roentgen werden zusammen betrachtet, damit das Board nicht erst in der Bestueckung Probleme erzeugt.
Diese Uebersicht hilft beim Einordnen, welche Daten und Entscheidungen wir vor einem belastbaren HDI-Angebot klaeren wollen.
| Bereich | Typischer Rahmen |
|---|---|
| Lagenaufbauten | typisch 4 bis 16 Lagen, projektabhaengig auch darueber |
| HDI-Strukturen | blind vias, buried vias, laser microvias, gestaggerte oder gestapelte Microvias |
| Typische Anwendungen | BGA-Fanout, kompakte Steuergeraete, RF-Module, medizinische Elektronik, Industrie-PCBs |
| Materialsysteme | FR4 High-Tg, halogenfrei, verlustarme Systeme nach Projektbedarf |
| Oberflaechen | ENIG, ENEPIG, OSP, bleifreies HASL nach Bauteil- und Assembly-Anforderung |
| Assembly-Anbindung | abgestimmte Pasten-, Roentgen- und Reflow-Strategie fuer HDI-Baugruppen |

Standard-Fanout mit Through Vias wird schnell zu flaechig oder blockiert Routing-Kanaele.
HDI erlaubt kuerzere Ausbrueche, mehr Routing-Ebenen pro Flaeche und haeufig kleinere Board-Abmessungen.
Layer-Aufbau und Via-Topologie muessen gleichzeitig SI, PI und Fertigbarkeit tragen.
Wenn Bauraum teuer ist, kann HDI trotz hoeherer Board-Kosten die bessere Systementscheidung sein.
Diese Strukturen brauchen fruehe DFM-Klaerung, damit Fertigung, Finish und Assembly zusammenpassen.
HDI braucht klare Freigaben und keine stillschweigenden Annahmen. Diese Schritte reduzieren spaete Diskussionen ueber Yield, Planaritaet und Assembly-Risiko.
Wir pruefen die Daten auf echte HDI-Treiber: BGA-Pitch, Routing-Kanaele, Ziel-Boardgroesse, Materialwahl, Finish und die Zahl der benoetigten Laminationszyklen.
Blind, buried, staggered, stacked oder Via-in-Pad werden gegen Yield, Risiko und Assembly-Folgen abgewogen, statt reflexhaft die dichteste Struktur zu waehlen.
Registerfenster, Drill-Maps, Kupferbalance und kritische Lagen werden fuer die konkrete HDI-Topologie freigegeben, bevor Material und Produktionsslot...
Die Fertigung wird mit passenden AOI- und Querschnittschecks begleitet. Kritische Via- oder Planaritaetsmerkmale werden projektbezogen verifiziert.
Fuer BGA-, QFN- oder Modulbaugruppen stimmen wir Finish, Pastendepot, Stencil-Regeln und Roentgenpruefung auf das konkrete HDI-Board ab.
HDI lohnt sich, wenn BGA-Pitches, hohe I/O-Dichte, enge Bauform oder kurze Signalwege mit Standard-Vias nicht mehr sauber umsetzbar sind. Typische Ausloeser sind feinpitchige Prozessoren, Module mit dichter Stromversorgung und Designs, bei denen ein groesseres Board teurer oder mechanisch unmoeglich waere.
Wir unterstuetzen blind und buried Vias, lasergebohrte Microvias, sequenzielle Laminierung, gestaggerte oder gestapelte Via-Strukturen sowie Via-in-Pad nach projektabhaengigem DFM-Review. Welche Kombination wirtschaftlich und prozesssicher ist, haengt vom Layer-Aufbau, dem Yield-Ziel und den Assembly-Anforderungen ab.
Mindestens Gerber oder ODB++, Drill-Daten, Ziel-Stackup, Kupfergewichte, Materialwunsch, Designregeln fuer Line/Space, Angaben zu Via-Strukturen sowie Zielmenge und Lieferfenster. Fuer spaetere Assembly brauchen wir zusaetzlich BOM, Pick-and-Place und Hinweise zu kritischen BGA- oder Testbereichen.
Ja. Gerade bei HDI-Projekten ist das wichtig, weil Pad-Design, Oberflaeche, Planaritaet, Pastendruck und Roentgenstrategie eng zusammenhaengen. Ein abgestimmter Prozess reduziert Reibung zwischen Bare-Board-Lieferung, Stencil-Freigabe und SMT-Qualifikation.
Nein. Via-in-Pad ist ein starkes Werkzeug fuer enge BGAs und thermische Pads, verursacht aber zusaetzliche Fuell-, Planarisierungs- und Qualifikationsschritte. In manchen Projekten ist ein dog-bone-Fanout oder eine gestaggerte Microvia-Struktur wirtschaftlicher und prozessstabiler.
Diese Seiten helfen, HDI gegen benachbarte PCB- und Design-Optionen sauber abzugrenzen.
Wenn Ihr Design hohe Lagenzahlen braucht, aber kein echtes HDI erzwingt.
Fuer integrierte Bare-Board-, Beschaffungs- und Bestueckungsprozesse.
Wenn Ihr HDI-Projekt mit engem Terminfenster oder NPI-Druck geplant ist.
Senden Sie Stackup, Gerber oder ODB++, Zielmenge und kritische Bauteile. Wir bewerten HDI-Struktur, Fertigungsrisiko und moegliche Assembly-Folgen vor dem Angebot.