In der Hochgeschwindigkeits-Elektronik ist eine Leiterbahn keine abstrakte Linie mehr, sondern eine Uebertragungsleitung mit definierter charakteristischer Impedanz. Sobald Flanken steiler werden und Leitung, Via oder Steckverbinder als Teil des Kanals wirken, erzeugen Geometrie, Material und Referenzebenen reale Reflexionen. Genau deshalb muss Impedanzkontrolle in denselben DFM-Prozess integriert werden wie Stackup, Panelisierung und Teststrategie.
Fuer den Gesamtzusammenhang empfehlen wir auch unsere Beitraege zu mehrlagigen PCB-Stackups, Via-in-Pad und PCB-Panelisierung, weil kontrollierte Impedanz nur dann reproduzierbar ist, wenn Layout, Fertigung und Assembly auf denselben Annahmen aufbauen.
Viele Teams schreiben nur "100 Ohm diff" in die Zeichnung. Das ist keine Spezifikation, sondern ein Wunsch. Ohne Lage, Referenzebene, Kupferannahme und Toleranz kann kein Hersteller daraus einen stabilen Serienprozess machen.
Was Impedanzkontrolle bei Leiterplatten wirklich bedeutet
Kontrollierte Impedanz bedeutet nicht, dass jede Leiterbahn auf den letzten Ohmbruchteil ausgereizt wird. Gemeint ist vielmehr ein definierter Zielwert mit einer akzeptierten Toleranz, der ueber den realen Material- und Prozessstack des PCB-Herstellers hergestellt und gemessen werden kann. Typische Werte sind 50 Ohm fuer single-ended HF-Strecken, 90 Ohm differentiell fuer USB und 100 Ohm differentiell fuer viele digitale Hochgeschwindigkeits-Schnittstellen wie Differential Signaling.
Das Ziel ist nicht akademische Perfektion, sondern ein robuster Kanal. Ein Kanal bleibt nur dann robust, wenn nicht nur die Leiterbahnbreite, sondern auch Referenzwechsel, Vias, Stecker, Launch-Geometrien und Rueckstrompfade mitgedacht werden. Wer Impedanz nur im CAD berechnet, aber Coupon-Messung, Pressdicke und Kupferrauhigkeit ignoriert, erreicht oft nominell korrekte Daten und trotzdem instabile Feldperformance.
Wann kontrollierte Impedanz fuer OEMs kritisch wird
Nicht jede I/O-Leitung braucht denselben Aufwand. Kritisch wird das Thema, wenn Signale ueber mehrere Zentimeter laufen, schnelle Flanken besitzen oder in Kombination mit Steckverbindern, Flexboards oder Kabeln einen zusammenhaengenden Uebertragungspfad bilden. Genau deshalb betrifft Impedanzkontrolle auf diesem Projekt nicht nur klassische PCB-Fertigung, sondern auch Themen wie HF-Kabelkonfektion, Display-Kabel oder PCB Fabrication and Assembly.
Aus Einkaufssicht ist die kritische Frage einfach: Fuehrt ein Abweichen von der Zielimpedanz zu Testinstabilitaet, EMV-Problemen oder Grenzwertnaehe im Feld? Wenn ja, gehoert Impedanzkontrolle in den RFQ und nicht erst in die letzte CAM-Rueckfrage. Typischerweise sehen wir in Industriebaugruppen drei Klassen von Bedarf: Standard-Industrie mit +/-10 Prozent, anspruchsvollere Datenkanaele mit +/-7 Prozent und wirklich knappe Designs mit +/-5 Prozent oder enger. Je enger der Korridor, desto frueher muessen Fertiger, EMS und Entwickler zusammenarbeiten.
Praktische Entscheidungsregel
Wenn ein Interface bereits im Datenblatt mit 50, 85, 90 oder 100 Ohm genannt wird, ist das kein optionaler Hinweis. Es ist ein Signal, dass Stackup und Fertigungsparameter Teil der Produktfunktion sind.
Typische Zielwerte und Anwendungen
Die folgende Tabelle ist keine Designformel, sondern eine Freigabehilfe. Sie zeigt, welche Zielwerte haeufig auftreten und welche Fragen vor der Fertigung geklaert sein muessen. Der konkrete Querschnitt entsteht immer aus dem realen Stackup Ihres Fertigers und nicht aus pauschalen Online-Rechnern.
| Zielwert | Typische Anwendung | Aufbau | DFM-Hinweis |
|---|---|---|---|
| 50 Ohm single-ended | HF-Traces, Antennenfeed, Testports | Microstrip oder Stripline mit sauberer Referenzebene | +/-10 % als solide Startbasis, enger bei HF-Matching |
| 90 Ohm differentiell | USB 2.0/3.x, manche Kameralinks | Paarfuehrung mit stabilem Spacing und Rueckstrompfad | Geometrie darf nicht erst im CAM improvisiert werden |
| 100 Ohm differentiell | LVDS, Ethernet, CAN FD je nach Aufbau, viele High-Speed-Links | Symmetrische Paare, konstante Kopplung, definierte Ebenen | Der Standardwert in vielen Industrie-PCBAs |
| 85 Ohm differentiell | PCIe und verwandte Backplane-/Compute-Kanaele | Enge Lagenkontrolle, Via- und Launch-Design beachten | Kleine Diskontinuitaeten wirken bei hohen Datenraten ueberproportional |
| 75 Ohm single-ended | Video, bestimmte RF- und Messsignale | Breitere Leiter oder groesserer Abstand zur Ebene | Mechanische Steckverbinder und Kabelmating mitdenken |
Die beste Impedanzvorgabe ist die, die Ihr Hersteller auch messen und Ihr EMS spaeter ohne Geometriebruch weiterverarbeiten kann. Ein perfekter Rechnerwert hilft wenig, wenn Coupon, Via-Feld und Assembly-Realitaet nicht dazu passen.
Die 6 Stackup-Parameter, die die Impedanz treiben
Wer kontrollierte Impedanz beschaffen will, muss wissen, welche Stellhebel der Fertiger wirklich kontrolliert. In fast jedem NPI sind es dieselben sechs Parameter, die ueber Trefferquote und Streuung entscheiden:
| Parameter | Einfluss | Was OEMs beachten sollten |
|---|---|---|
| Leiterbreite | Breiter senkt die Impedanz, schmaler erhoeht sie | Aetzkompensation und Endkupfer muessen in die Berechnung eingehen |
| Abstand zur Referenzebene | Mehr Abstand erhoeht die Impedanz | Prepreg und Core nicht pauschal aus alten Datenblaettern uebernehmen |
| Dielektrische Konstante (Dk) | Hoehere Dk senkt die Impedanz | FR-4 ist kein fixer Zahlenwert; Harzsystem und Frequenzbereich zaehlen |
| Kupferdicke | Dickeres Kupfer senkt tendenziell die Impedanz | 1 oz aussen verhaelt sich anders als 0,5 oz innen nach dem Pressen |
| Differentiale Paarabstaende | Kleineres Spacing senkt die differentielle Impedanz | Paarbreite und Abstand duerfen nicht isoliert betrachtet werden |
| Loetstoppmaske / Umgebung | Kann Microstrip-Werte messbar verschieben | Gerade bei 90/100-Ohm-Aussenlagen oft unterschaetzt |
Besonders haeufig unterschaetzt werden Dielektrikum und Endkupfer. Ein altes Stackup-PDF mit idealisierten Dicken ist kein Ersatz fuer ein freigegebenes Herstellungsprofil. Dasselbe gilt fuer Loetstoppmaske auf Aussenlagen: Bei vielen 90- oder 100-Ohm-Microstrips reicht eine kleine Maskenaenderung, um das Ergebnis aus dem Toleranzfenster zu schieben. Deshalb muessen Stackup, Design Rules und Gerber-Ausgabe immer dieselbe Revision tragen.
Fuer komplexere Multilayer-Designs ist ein symmetrischer Aufbau fast immer der bessere Startpunkt. Er verbessert nicht nur Pressverhalten und Planaritaet, sondern macht auch die Impedanzvorhersage stabiler. Das verbindet das Thema direkt mit PCB-Verzug und depaneling-sicherer Panelisierung, weil mechanische Instabilitaet spaeter auch SI-Risiken und Nacharbeitsaufwand vergroessern kann.
So sieht ein belastbarer Freigabeprozess aus
Ein guter Freigabeprozess beginnt nicht mit der Coupon-Messung, sondern mit einer sauberen RFQ-Eingabe. Der Entwickler oder Einkaeufer sollte mindestens Zielwert, Toleranz, Lage, Referenzebene, Materialsystem, Kupfergewicht, Endproduktmenge und relevante Schnittstelle nennen. Erst dann kann der Fertiger ein reales Profil rechnen und die notwendige Leiterbreite zurueckspiegeln.
Danach folgt die CAM-Abstimmung. Hier sollte der Hersteller nicht nur "machbar" bestaetigen, sondern eine konkrete Stackup-Tabelle und die berechneten Trace-Werte freigeben. Bei Serienprodukten ist ein Testcoupon am Panelrand Pflicht. Die Messung selbst wird haeufig per TDR ausgefuehrt. Entscheidend ist aber weniger die Messtechnologie als die Disziplin: gleiche Revision, dokumentierte Grenzwerte, nachvollziehbare Zuordnung zum Los und keine stillen Geometrieaenderungen im CAM.
In kombinierten Projekten mit Assembly lohnt sich ausserdem ein gemeinsamer Check mit dem EMS-Partner. Themen wie Pad-Anbindungen, BGA-Fanout, Rework-Zugaenglichkeit, Coupon-Position im Nutzen oder spaet angepasste Panelrails koennen die Serienreife indirekt beeinflussen. Wer einen Partner fuer PCB-Assembly oder Box Build Assembly einbindet, sollte also nicht nur das nackte Bare Board betrachten.
Wenn Impedanz, Stackup und Coupon-Messung nicht auf derselben Revision basieren, diskutiert das Team ueber drei verschiedene Wahrheiten. Genau dort entstehen die teuersten Missverstaendnisse zwischen Entwicklung, Einkauf und Fertigung.
7 typische Fehler in RFQ und NPI
Die meisten Impedanzprobleme entstehen nicht erst im Labor, sondern bereits in der Spezifikation. Die folgende Tabelle deckt die Fehler ab, die wir in RFQs und Erstserien am haeufigsten sehen:
| Fehler | Warum er gefaehrlich ist | Bessere Vorgehensweise |
|---|---|---|
| Nur "100 Ohm diff" ohne Lagenangabe freigeben | Der Hersteller muss raten, ob Microstrip, Stripline oder Coplanar gemeint ist | Impedanzprofil mit Lage, Zielwert, Toleranz und Referenzebene in Zeichnung oder Stackup-Tabelle festschreiben |
| Coupon-Pruefung nicht anfordern | Es gibt keine harte Messbasis fuer die Serienfreigabe | Testcoupon und Messprotokoll als Lieferumfang definieren |
| Aussenlagen-Routing spaet mit Masken- oder Kupferaenderung aendern | Berechnete Werte verschieben sich nachtraeglich | Jede ECO an Breite, Maskenfenster oder Kupfergewicht gegen Impedanzprofil rueckpruefen |
| Zu enge Toleranz ohne Business Case verlangen | Kosten, Rueckfragen und Ausfallrisiko im NPI steigen | Mit +/-10 % starten und nur bei klarer SI-Notwendigkeit verschaerfen |
| Via-Uebergaenge ignorieren | Der Kanal trifft auf lokale Diskontinuitaeten trotz korrekter Streckenimpedanz | Signalpfad inkl. Launch, Stub, Referenzwechsel und Rueckstrompfad bewerten |
| Gemischte Lieferantendaten verwenden | Stackup aus einem Haus, Fertigung aus einem anderen, keine echte Uebereinstimmung | Immer auf den realen Fertiger und dessen Materialsystem rechnen |
| PCB und Assembly getrennt betrachten | Schablone, Planaritaet und Rework koennen zuvor sauber dimensionierte Leitungen beeintraechtigen | PCB-Fertigung und PCBA-Daten gemeinsam mit dem EMS-Partner pruefen |
Was in jede RFQ-Datei gehoert
- Zielimpedanz und Toleranz, z. B. 100 Ohm differentiell +/-10 Prozent
- Lagenzuordnung und Referenzebene
- Materialsystem oder freigegebener Hersteller-Stackup
- Kupfergewichte innen und aussen
- Coupon-Messung und Protokoll als Lieferumfang
- Hinweis auf kritische Vias, Launches oder Kanalzonen
Wann enge Toleranzen wirklich sinnvoll sind
Engere Toleranzen sind nicht automatisch besser. Sie sind nur dann wirtschaftlich, wenn Ihr Kanalbudget sie wirklich braucht. Fuer viele Industrieprodukte ist +/-10 Prozent bereits solide und serientauglich. Wechseln Sie erst dann auf +/-7 oder +/-5 Prozent, wenn Bitrate, Augenoeffnung, HF-Matching oder Sicherheitsreserve das zwingend verlangen. Sonst bezahlen Sie mit mehr Rueckfragen, weniger Lieferantenspielraum und hoeherem Risiko fuer unnötige NPI-Verzoegerung.
Diese Abwaegung ist besonders wichtig, wenn das Produkt mehrere Technologien kombiniert: starre PCBs, Flexbereiche, Stecker, Kabel oder externe Module. Dann entscheidet nicht nur das nackte Board ueber die Signalqualitaet. Ein sauber spezifizierter 100-Ohm-Pfad kann durch einen schlecht passenden Launch oder ein unstetiges Kabelinterface trotzdem Performance verlieren. Deshalb sollte Impedanz als Systemeigenschaft und nicht als isolierter CAM-Parameter behandelt werden.
FAQ zur Impedanzkontrolle
Wann sollte ich kontrollierte Impedanz in der PCB-Spezifikation angeben?
Sobald Signale als echte Uebertragungsleitungen wirken. Das beginnt haeufig ab Flankenzeiten unter etwa 1 ns, bei Taktfrequenzen im hohen dreistelligen MHz-Bereich oder bei definierten Schnittstellen wie USB mit 90 Ohm differentiell, Ethernet und LVDS mit 100 Ohm differentiell oder HF-Leitungen mit 50 Ohm single-ended.
Reicht es, nur 50 Ohm oder 100 Ohm auf die Zeichnung zu schreiben?
Nein. Ohne Lagenangabe, Bezugsebene, Kupfergewicht, Zielbreite, Dielektrikum und Toleranz muss der Hersteller Annahmen treffen. In NPI-Projekten fuehren fehlende Angaben oft zu 1 bis 3 Rueckfragen und zu vermeidbaren ECO-Schleifen vor dem ersten Fertigungslos.
Welche Impedanz-Toleranz ist fuer Serienprodukte realistisch?
Viele Industrieprojekte arbeiten robust mit +/-10 Prozent. Engere Ziele wie +/-7 Prozent oder +/-5 Prozent sind moeglich, verlangen aber mehr Prozesskontrolle bei Material, Aetzkompensation und Pressprozess. Die richtige Toleranz haengt von Kanalbudget, Bitrate und Sicherheitsreserve ab.
Kann derselbe Stackup fuer 50 Ohm HF und 100 Ohm Differentialpaare genutzt werden?
Oft ja, aber nicht automatisch. Entscheidend sind Lagenaufbau, Abstand zur Referenzebene und die gekoppelten Leiterbreiten. Ein 4-Lagen-Stackup kann 50 Ohm Microstrip und 100 Ohm Differentiale abbilden, wenn Breite und Spacing sauber berechnet und mit dem Hersteller freigegeben werden.
Wie prueft der PCB-Hersteller kontrollierte Impedanz in der Praxis?
Ueblich sind Testcoupons am Panelrand und eine Messung mit TDR oder vergleichbaren Verfahren. Gemessen wird nicht nur die Zielimpedanz selbst, sondern auch die Streuung ueber Los, Lage und Prozessfenster. Fuer Freigaben sind dokumentierte Coupon-Ergebnisse deutlich belastbarer als eine blosse Zusage per E-Mail.
Was sind die haeufigsten Ursachen fuer Impedanzabweichungen?
Am haeufigsten sehen wir falsche Kupferannahmen, unsymmetrische Stackups, unpassende Lagenwechsel, Aenderungen der Loetstoppmaske, zu enge Fertigungstoleranzen ohne Materialfreigabe und Gerber-Daten, die nicht zum freigegebenen Impedanzprofil passen. Schon 20 bis 30 um Abweichung in Leiterbreite oder Dielektrikum koennen das Ergebnis merklich verschieben.
Fazit
Kontrollierte Impedanz ist kein Nischenthema fuer Spezialboards, sondern ein Kernbaustein moderner PCB- und PCBA-Projekte. Wer Zielwerte sauber mit Stackup, Coupon-Messung und realen Fertigungstoleranzen verbindet, reduziert NPI-Risiko, beschleunigt die Freigabe und vermeidet spaete Feldprobleme. Die zentrale Regel lautet: nicht nur den Ohm-Wert spezifizieren, sondern den gesamten Prozess, der diesen Wert reproduzierbar erzeugt.
Wenn Sie kontrollierte Impedanz fuer eine neue Baugruppe, ein HF-Modul oder eine kombinierte PCB-plus-Kabel-Loesung bewerten muessen, hilft ein frueher DFM-Abgleich deutlich mehr als eine spaete Fehlersuche im Labor. Genau dort entsteht die wirtschaftliche Wirkung: weniger ECO-Schleifen, weniger Ausschuss und ein belastbarer Serienanlauf.
DFM-Review fuer Impedanzkritische PCBAs noetig?
Wir unterstuetzen OEMs bei Stackup-Freigabe, PCB-Fertigung, Assembly und der Abstimmung zwischen Leiterplatte, Steckverbinder und Kabelpfad.
Projekt mit unserem Team besprechen
Hommer Zhao
Verifizierter ExperteCEO & Gründer von Wiringo | Technischer Direktor
Mit über 15 Jahren Erfahrung in der Kabelkonfektion verbinde ich technisches Know-how mit unternehmerischer Vision. Als Ingenieur verstehe ich Ihre technischen Anforderungen – als Unternehmer kenne ich die wirtschaftlichen Herausforderungen. Mein Team und ich haben bereits über 5.000 Projekte für namhafte Unternehmen in Deutschland realisiert.
Warum Wiringo statt europäischer Lokalhersteller?
30-50% Kostenersparnis
Wettbewerbsfähige Preise durch effiziente Fertigung – ohne Kompromisse bei der Qualität. Deutsche Qualitätsstandards, asiatische Effizienz.
Schnelle Lieferzeiten
Prototypen in 5-7 Tagen, Serienproduktion mit DDP-Lieferung direkt zu Ihnen. Lagerbestände in Europa für Abrufaufträge.
One-Stop EMS Service
Von der Entwicklung bis zur Serienfertigung – alles aus einer Hand. Design, Prototyping, Testing und Massenproduktion.
IATF 16949 & ISO 9001
Vollständig zertifiziert für Automotive-Qualität. Deutsche Qualitätsingenieure vor Ort. 100% Prüfprotokoll für jeden Kabelbaum.
Unsere Differenzierung
Verwandte Artikel
PCB-Panelisierung: DFM-Regeln fuer Nutzen, Rails und Depaneling
Leitfaden zur PCB-Panelisierung: Nutzenlayout, V-Score vs. Tab-Route, Rails, Fiducials, Schablone, AOI und DFM-Regeln fuer SMT-Serien.
SMT vs. THT: Welche Bestueckung passt zu Ihrer Baugruppe?
SMT oder THT? Leitfaden zu Loetverfahren, Kosten, Belastbarkeit und Mixed-Technology-Strategien fuer Industrie-, Medizin- und Leistungselektronik.
Via-in-Pad im PCB-Design: Vorteile, Risiken und DFM-Regeln
Wann lohnt sich Via-in-Pad wirklich? Dieser Leitfaden erklärt Typen, Füllverfahren, Designregeln, Kosten, typische Ausfallbilder und eine klare Entscheidungsmatrix für BGAs, HDI und thermische Pads.
Mehrlagige PCB-Stackups: Designregeln für Signalintegrität und EMV
Lernen Sie, wie Sie mehrlagige Leiterplatten-Stackups optimal gestalten – von der Schichtanordnung bis zur Impedanzkontrolle.
Schnelle Selbstpruefung vor dem RFQ
Zielwert, Toleranz und Lagenzuordnung dokumentiert
Referenzebene und Materialsystem explizit genannt
Coupon-Messung und Protokoll angefordert
Vias, Launches und kritische Kanalzonen bewertet
PCB- und Assembly-Partner auf derselben Revision abgestimmt
Interne Zielwerte mit realem Kosten- und Risiko-Nutzen abgeglichen